

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年11月29日

出 願 番 号 Application Number: 特願2000-363901

出 願 人 Applicant(s): 富士通株式会社

2001年 8月17日

特許庁長官 Commissioner, Japan Patent Office



特2000-363901

【書類名】 特許願

【整理番号】 0040969

【提出日】 平成12年11月29日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H01L 27/00

【発明の名称】 半導体装置

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通

株式会社内

【氏名】 松崎 康郎

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

ĩ

【識別番号】 100070150

【住所又は居所】 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

【氏名又は名称】 伊東 忠彦

【電話番号】 03-5424-2511

【手数料の表示】

【予納台帳番号】 002989

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9704678

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体基板上に形成された配線層を覆う絶縁層上に設けた導電線を有する半導体装置であって、

前記導電線は、前記配線層に設けられた複数の第1の電極と、前記導電線上に 設けられた外部接続用の少なくとも1つの第2の電極を互いに接続する半導体装 置。

【請求項2】 半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有する半導体装置であって、

前記導電線は、前記配線層に設けられた少なくとも1つの第1の電極と、前記導電線上に設けられた外部接続用の複数の第2の電極を互いに接続する半導体装置。

【請求項3】 半導体基板上に形成された配線層を覆う絶縁層上に設けられた複数の導電線を有する半導体装置であって、

前記複数の導電線はそれぞれ、前記配線層に設けられた第1の電極と外部接続 用の第2の電極とを接続し、当該半導体装置と他の半導体装置とを重ね合わせた 場合に、当該半導体装置の第2の電極が前記他の半導体装置の対応する電極に接 続することで前記導電線が互いに接続されるように、前記第2の電極が配置され ている半導体装置。

【請求項4】 複数のチップを具備し、このうちの少なくとも1つのチップは半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有し、

更に、前記少なくとも1つのチップは、前記導電線が前記配線層に設けられた 複数の第1の電極と前記導電線上に設けられた外部接続用の少なくとも1つの第 2の電極とを互いに接続する第1の構成と、前記配線層に設けられた少なくとも 1つの第1の電極と前記導電線上に設けられた外部接続用の複数の第2の電極と を互いに接続する第2の構成の少なくとも一方を具備する半導体装置。

【請求項5】 第1及び第2のチップを具備し、

第1のチップは、第1の半導体基板上に形成された第1の配線層を覆う第1の

絶縁層上に設けられた第1の導電線を有し、更に前記第1の導電線が前記第1の 配線層に設けられた複数の第1の電極と前記第1の導電線上に設けられた外部接 続用の少なくとも1つの第2の電極とを互いに接続する第1の構成と、前記第1 の配線層に設けられた少なくとも1つの第1の電極と前記第1の導電線上に設け られた外部接続用の複数の第2の電極とを互いに接続する第2の構成の少なくと も一方を具備し、

第2のチップは第2の半導体基板上に形成された第2の配線層を覆う第2の絶縁層上に設けられた第2の導電線を有し、更に、前記複数の第2の導電線は前記第2の配線層内の第3の電極と外部接続用の第4の電極とを接続し、

前記第1及び第2のチップを重ね合わせた場合に、前記第4の電極が前記第2 の電極に接続する半導体装置。

【請求項6】 第1及び第2のチップを具備し、

該第1のチップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有し、各導電線は前記配線層に設けられた第1の電極とこの上に設けられた外部接続用の第2の電極とを接続し、

第2のチップは、第1のチップと重ね合わせた場合に、前記第2の電極に接続 して前記複数の導電線を互いに接続する複数の第3の電極を具備する半導体装置

【請求項7】 第1及び第2のチップを具備し、

該第1のチップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた複数の導電線を有し、各導電線は前記配線層に設けられた第1の電極とこの上に設けられた外部接続用の複数の第2の電極とを接続し、

前記第2のチップは、前記第1のチップと重ね合わされた場合に、前記第2の電極に接続して前記複数の導電線の各々をループ状にする複数の第3の電極を具備する半導体装置。

【請求項8】 半導体基板上に形成された配線層を覆う第1の絶縁層上に設けられ、前記配線層に設けられた第1の電極と前記第1の絶縁層に形成されたコンタクトホール内に設けられた第2の電極を接続する第1の導電線と、

該導電線上に設けられた第2の絶縁層上に設けられ、前記第2の電極と前記第

1 の絶縁層に形成されたコンタクトホール内に設けられた第3の電極を接続する 第2の導電線と

を有する半導体装置。

【請求項9】 複数のチップを具備し、

各チップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有し、該導電線は前記配線層内の第1の電極とこの上に設けられた外部接続用の複数の第2の電極とを接続し、

前記複数のチップを重ね合わせた場合に、前記複数の第2の電極同士が接続し 、各チップの導電線は互いに接続されてループを構成する半導体装置。

【請求項10】 複数のチップを具備し、

各チップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有し、該導電線は前記配線層内の第1の電極とこの上に設けられた外部接続用の複数の第2の電極とを接続し、

前記複数のチップを重ね合わせた場合に、前記複数の第2の電極同士が接続し 、各チップの導電線が複数の配線系統を構成する半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、複数の半導体チップを高密度で実装するマルチチップモジュール及 びマルチチップパッケージに関する。

[0002]

電子機器類は多機能、高速、低電力、省スペース(高密度実装)の方向に年々進んでおり、そのための大きな手段としてロジックとメモリを混載するシステムLSIが登場した。当初は1チップ内にロジックとメモリを混載するシステムLSIが主流になると考えられてた。しかし、両者は元々製造プロセス条件が異なるため、統一したプロセス条件でロジックとメモリを製造して高性能なデバイスを製造することは難しい。たとえある程度統一したプロセス条件としても、製造コストが高いものとなっている。

[0003]

近年、上記システムLSIに代わるものとして登場したのが、ロジック・メモリ混載のマルチチップパッケージ(マルチチップモジュールともいう)である。このようなマルチチップパッケージは、別々に製造したメモリとロジックのチップを一つのパッケージ(又はモジュール)に混載するものである。それぞれのチップに応じた最適のプロセスで製造したチップを組み立て時に混載するので、高性能を低コストで実現できる。

[0004]

【従来の技術】

図1に、従来のロジック・メモリ混載パッケージの構成例を示す。図1のパッケージは、ロジックチップ(デバイス)1の上にメモリチップ(デバイス)2を載せたもので、メモリチップ2は素子面(チップ面とも言う)を下に伏せた状態でバンプ等により接続する。図面上の記号とその意味については、図1の凡例に記載してある。太い実線は後述する巨大配線(再配線ともいう)、太い実線の四角形はチップ間コンタクト用パッド(平坦状の電極)、太い実線の丸はバンプやハンダボールなどの突起電極、細い実線の丸は巨大配線と回路のコンタクト、黒塗りの四角形は外部端子用(外部接続用)パッド(電極)である。

[0005]

図示する構成では、メモリチップ2上にバンプを配置し、ロジックチップ1上にバンプとのコンタクト用のバッドを配置している。つまり、メモリチップ2のバンプ*とロジックチップ1のバンプ*とが重なり、電気的に接続される。図1では、メモリチップ2の素子面が上から透視して見えるように図示してある。

[0006]

メモリチップ2とロジックチップ1の信号を接続するバンプやパッドは、これらのチップ間で位置的に対応するように配置する必要がある。また、これらのバンプやパッドは最小でも数十μmピッチで配置する必要があり、チップ上で面積を必要とするため、回路素子がある場所にポリイミド系の樹脂を敷いた上に配置される。これバンプやパッドはその直下の回路と必ずしも接続されるわけではなく、普通は離れた場所にある回路と接続され、その接続には再配線(又は巨大配線)と一般に呼ばれる技術が用いられる。

[0007]

再配線技術とは、チップ上にポリイミド層を敷いた上に配線を形成し、回路から信号線や電源線を単に引き出す技術である。この配線はチップ上に敷かれたポリイミドの上にパッド又はバンプの数だけアルミなどの導電体で形成される配線を設ければ良いので、回路形成用に使用されている配線ほどの微細加工の技術は必要なく、5~10μm程度の加工技術で形成している。そのため、幅は広く巨大配線とも呼ばれている。

[0008]

巨大配線は微細加工で形成する通常の配線に対して、次のような利点がある。

①幅が広いため電気抵抗が小さい。

- ②バルクとの絶縁層の層間が厚く、また巨大配線間の配線間隔が広いため寄生容量が小さい。
- ③以上より、巨大配線の時定数は非常に低く高速動作に向いている。

[0009]

【発明が解決しようとする課題】

従来のロジック・メモリ混載マルチチップパッケージの内部構成をブロック図にすると、図2のようになる。巨大配線5はチップ間のI/O回路6、7を接続する部分に用いられる。また、ロジックチップ1及びメモリチップ2はそれぞれ複数のブロックから構成されており、これらはチップ内のバス線3、4で接続されている。これらのバス線3、4は複数のブロックにまたがって配線されるため配線長が長く、微細ルールで作られているため寄生容量も大きい。チップ内のバス線3、4における遅延時間は集積度が大きくなるにつれて増大していく。また、バス線3、4の寄生容量も増大していくためこれらを駆動するための電力も増大していき、今後大きな問題となっていく。

[0010]

従って、本発明は従来技術の問題点を解決し、遅延時間が短くかつ消費電力が 少ない半導体装置を提供することを目的とする。

[0011]

【課題を解決するための手段】

本発明は、半導体基板上に形成された配線層を覆う絶縁層上に設けた導電線を 有する半導体装置であって、前記導電線は、前記配線層に設けられた複数の第1 の電極と、前記導電線上に設けられた外部接続用の少なくとも1つの第2の電極 を互いに接続する構成、又は前記導電線は、前記配線層に設けられた少なくとも 1つの第1の電極と、前記導電線上に設けられた外部接続用の複数の第2の電極 を互いに接続する構成の半導体装置である。

[0012]

半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線、いわゆる巨大配線が複数の第1の電極又は第2の電極を互いに接続する。つまり、端子を1対1に接続する単なる引き出し線(再配線)としての機能ではなく、回路のノード間を接続する信号線や電源線として機能する。信号線として巨大配線を用いる構成なので、遅延時間が短くかつ消費電力が少ない半導体装置となる。

[0013]

【発明の実施の形態】

まず、図3を参照して本発明の原理を説明する。

[0014]

本発明は、巨大配線30でバスを形成し、1つの半導体装置であるロジックチップ10や、1つの半導体装置であるメモリチップ20内の各ブロックをバス30に接続する構成を有する。つまり、ブロック間をまたぐバス30を導電線である巨大配線で形成し、ロジックチップ10とメモリチップ20でバス30を共有する。バス30を構成する巨大配線は寄生容量が小さいので、駆動能力の小さいバッファ(I/O回路)で駆動することができ、この結果遅延時間と消費電力を大幅に削減できる。また、バッファを設けることなく各ブロックとバス30とを直接接続することもできる。更に、図2に示すようロジックチップ1とメモリチップ2を接続するためのI/O回路6、7を必要としないので、この分だけ遅延時間と消費電力を更に削減できる。

[0015]

なお、後述するように、バス13はロジックチップ11又はメモリチップ12 のどちらか一方に形成しても良く、両方に形成しても良い。 [0016]

次に、本発明の第1の実施の形態を説明する。

[0017]

図4は本発明の第1の実施の形態によるマルチチップ半導体装置を示す図である。図示するマルチチップ半導体装置は、ロジックチップ10Aと、この上に搭載されるメモリチップ20Aとを有する。メモリチップ20Aを搭載する際、ロジックチップ10Aのチップ面とメモリチップ20Aのチップ面とを向かい合わせにする。メモリチップ20Aは、ロジックチップ10Aよりも大きい。メモリチップ20Aは、半導体チップに形成された4つのメモリブロック21 $_1$ ~21 $_4$ と、4つのI/O回路(バッファ回路)22 $_1$ ~22 $_4$ とを具備し、更に巨大配線で形成されるバス30Aとを具備する。各I/O回路22 $_1$ ~22 $_4$ とバス30Aとは、コンタクト部23で電気的に接続されている。I/O回路22 $_1$ ~22 $_4$ とメモリブロック21 $_1$ ~21 $_4$ はそれぞれ電気的に接続されているので、メモリブロック21 $_1$ ~21 $_4$ はバス30Aを介して互いに接続されている。また、バス30Aの各バス線には、ロジックチップ10Aと電気的接続を取るためのパッド24が設けられている。

[0018]

図5は、図4に示すメモリチップ20AのIで示す部分の断面図である。半導体基板33上(チップ面上)には、多層配線層35が形成されている。多層配線層35は、多層に構成された配線層35a、35bを有する。各配線層35a、35bはポリイミドなどの絶縁層で絶縁され、最上部の配線層35b上にはポリイミドなどの絶縁層が設けられている。図5では、便宜上、多層配線層35の絶縁層を一括して参照番号34で示してある。また、多層配線層35は電極36(第1の電極)を有する。電極36はコンタクト部41a、41b及び中間の配線層を介して、半導体基板33に形成された拡散層33aに電気的に接続される。

[0019]

絶縁層34上には絶縁層37が設けられ、この上に巨大配線層38が形成されている。巨大配線層38は、図4に示すバス30Aの1本のバス線を構成する。 巨大配線層38は、コンタクト部23で電極36とコンタクトしている。電極部 36は、絶縁層34に設けられたコンタクトホールから露出している。コンタクト部23は、絶縁層34と37に形成されたコンタクトホールに巨大配線層38が入り込んで電極36に接続する構成である。巨大配線層38の幅及び厚みは多層配線層35の配線層35a、35bよりも大きく、例えば5~10μmである

[0020]

巨大配線層38の上には、カバー膜39が設けられている。カバー膜39は開口部(スルーホール)を有し、そこから巨大配線層38が露出している。開口部は、外部接続用(ロジックチップ10Aと接続するための)の電極42(第2の電極)であり、パッド24に相当する。

[0021]

ロジックチップ10Aは、半導体チップに形成された3つの機能ブロック27 $1\sim27$ 3を有する。各機能ブロック27 $1\sim27$ 3上は、これらとコンタクトするコンタクト部28、とコンタクト部28に接続された外部接続用(メモリチップ20Aに接続するための)突起電極であるバンプ29とが設けられている。バンプ29と、メモリチップ20Aのパッド24とは、ロジックチップ10Aをメモリチップ20Aに重ね合わせた場合に、互いにコンタクトして電気的接続がなされるように配置されている。

[0022]

図6は、ロジックチップ10AのIIで示す部分の断面図である。なお、説明を簡単にするために、図5に示す部分と同様の部分には同じ参照番号を付してある。バンプ29となる突起電極40(第2の電極)が巨大配線38A上に形成されている。巨大配線38Aは、コンタクト部28を形成する電極36(第1の電極)と突起電極40とを電気的に接続するためのものであり、メモリチップ20Aの巨大配線38のように、長手方向に長く延びてはいない。ロジックチップ10Aをメモリチップ20A上に搭載した際、バンプ40がパッド42に接触し、電気的な接続が形成される。つまり、図4において、各バンプ29は対応するパッド24上に重なり、電気的な接続が形成される。

[0023]

この結果、ロジックチップ10Aの機能ブロック27₁~27₃は、メモリチップ20Aのバス30Aを介して互いに接続される。つまり、バス30Aはロジックチップ10Aとメモリチップ20Aとで共用される。なお、図4に示すロジックチップ10A上の破線は、メモリチップ20A上のバス30Aとの位置的対応を示すものである。

[0024]

図4の構成では、巨大配線で形成されるバス30の各バス線には、複数のコンタクト部23と複数のパッド24とが接続されている。しかしながら、この構成は複数のブロックが設けられている場合の一例であって、この構成に限定されない。各バス線に1つのコンタクト部23と複数のパッド24が接続される構成や、各バス線に複数のコンタクト部23と1つのパッド24が接続される構成もある。また、図4の構成では各バス線に接続されるコンタクト部23とパッド24の数は同じであるが、各バス線毎に異なる構成もある。更に、ロジックチップ10Aが複数の機能ブロックに分割されていない場合には、例えば、図4に示す機能ブロック2上のコンタクト28とバンプ29のみを設ける構成で良い。

[0025]

また、巨大配線のバス30Aはメモリチップ20Aでははく、ロジックチップ 10Aに形成してもよい。

[0026]

図4に示すマルチチップ半導体装置と外部とのインタフェースは、ロジックチップ10Aを介する。図4に示す構成では、ロジックチップ10Aがメモリチップ20Aよりも小さく、外部接続用(外部インタフェース用)の電極をロジックチップ10Aに設ける余裕がない。このため、メモリチップ20Aの周辺領域であって、ロジックチップ10Aと重なり合わない領域に、外部接続用のパッド26を形成している。外部接続用パッド26は、巨大配線43を介してチップ間コンタクト用パッド25に1対1に接続されている。外部接続用パッド26は、例えば図5に示す電極36と同様に設けられている。外部接続用パッド26は絶縁層から露出している。巨大配線43は、図5に示す巨大配線38と同じレベル、つまり絶縁層37の上に設けられており、チップ間コンタクト用パッド25は電

極42と同様に設けられている。パッド25はメモリチップ20Aの内部回路に 直接接続されない。

[0027]

ロジックチップ10Aには、対応する機能ブロック27 $_1$ ~27 $_3$ と電気的に接続されるコンタクト部31と、これに接続されるバンプなどの突起電極32が形成されている。コンタクト部31と突起電極32とは、コンタクト部28と突起電極29と同様の構成である。ロジックチップ10Aをメモリチップ20A上に重ね合わせると、突起電極32がパッド25にコンタクトして、機能ブロック27 $_1$ ~27 $_3$ と外部接続用パッド26とが電気的に接続される。なお、外部接続用パッド26には、ボンディングワイヤやTAB(Tape Automated Bonding)などが接続される。

[0028]

以上説明したように、本発明の第1の実施の形態によれば、図3を参照して説明した効果が得られる。

[0029]

次に、本発明の第2の実施の形態について説明する。

[0030]

図7は、本発明の第2の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10Bとメモリチップ20Bとを有する。第2の実施の形態が第1の実施の形態と相違する部分は、次の通りである。

[0031]

ロジックチップ10Bは、前述した3つの機能ブロック27 $_1$ ~27 $_3$ に加え、4番目の機能ブロック27 $_4$ を具備する。なお、第1の実施の形態におけるロジックチップ10Aの機能ブロック27 $_2$ と第2の実施の形態におけるロジックチップ10Bの機能ブロック27 $_2$ とは大きさが異なるが、1つの機能ブロックという意味において同一性のある構成要素なので、同一の参照番号を付してある。この扱いは、他の構成要素でも同様である。

[0032]

機能ブロック27 $_4$ をメモリチップ20Bの巨大配線のバス30Aに接続させるために、ロジックチップ10Bに巨大配線によるバス40Aを設けている。バス40Aは、バス30Aから分岐したバスと言える。また、両方のチップに巨大配線のバスを設けたとも言える。バス40Aの各バス線は、コンタクト部28を介して機能ブロック27 $_4$ に接続されている。また、各バス線には、バンプなどの突起電極29aが設けられている。突起電極29aは、突起電極29と同じ構成である。

[0033]

ロジックチップ10Bをメモリチップ20Bに重ね合わせた時、突起電極29 a は、メモリチップ20Bのバス30Aに設けられたパッド24 a に接続する。 つまり、突起電極29 a とパッド24 a とは対応する位置に配置されている。これにより、機能ブロック27 4 はバス40Aを介してバス30Aに接続される。

[0034]

次に、図8を参照して本発明の第3の実施の形態によるマルチチップ半導体装置を説明する。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10Cとメモリチップ20Cとを有する。ロジックチップ10Cは第2の実施の形態と同様に4つの機能ブロック27 $_1$ ~27 $_4$ を有するが、その配置が大きく異なる。ロジックチップ10Cをメモリチップに重ね合わせた場合に、機能ブロック27 $_1$ ~27 $_4$ は、メモリチップ20Cのバス30A上に位置しないので、第1や第2の実施の形態のような配置では、機能ブロック27 $_1$ ~27 $_4$ をバス30Aに接続できない。

[0035]

第3の実施の形態は、この点を考慮したもので、ロジックチップ10Cに機能ブロック 27_1 ~ 27_4 を互いに接続する巨大配線のバス40Bを設けたものである。各機能ブロック 27_1 ~ 27_4 とのコンタクトを適切に取るために、バス40Bは直線ではなく、屈曲している。バス40Bの途中には、バンプなどの突起電極29が設けられている。突起電極29に対応して、メモリチップ20Cの

バス30Aにはパッド24aが設けられている。ロジックチップ10Cをメモリチップ20Cに重ね合わせると、突起電極29がパッド24aにコンタクトする。これにより、バス30Aと40Bとが電気的に接続される。

[0036]

次に、図9を参照して本発明の第4の実施の形態によるマルチチップ半導体装置を説明する。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10Dとメモリチップ20Dとを有する。

[0037]

メモリチップ 20 Dは、4 つのメモリブロック 21 $_1$ ~ 21 $_4$ と、6 つの I / O 回路(バッファ) 22 $_1$ ~ 22 $_6$ と、2 つの平行に延びているバス 30 B $_1$ 、30 B $_2$ とを有する。各バス 30 B $_1$ 、30 B $_2$ は巨大配線で形成されている。バス 30 B $_1$ は、コンタクト部 23 を介して I / O 回路 22 $_1$ 、22 $_3$ 、22 $_6$ に接続されている。また、パッド 24 が図示するように配列されている。同様に、バス 30 B $_2$ は、コンタクト部 23 を介して I / O 回路 22 $_2$ 、22 $_4$ 、22 $_5$ に接続されている。また、パッド 24 が図示するように配列されている。図 9 に示す I / O 回路 22 $_1$ ~ 22 $_6$ の配置は、チップ面を効率的に利用するものである。

[0038]

ロジックチップ10Dは、2つの機能ブロック27 $_1$ 、27 $_2$ と、巨大配線で形成される2つのバス40С $_1$ 、40С $_2$ を具備する。これらのバス40С $_1$ 、40С $_2$ は、ロジックチップ10Dをメモリチップ20Dに重ね合わせた時に、メモリチップ20Dのバス30B $_1$ と30B $_2$ を互いに接続するために設けられている。バス40С $_1$ 、40С $_2$ は平行で、ロジックチップ10Dの短手方向に延びている。バス40С $_1$ は、コンタクト部28を介して機能ブロック27 $_1$ とコンタクトする。バス40С $_1$ には、バンプなどの突起電極29が形成されている。1本のバス線には2つの突起電極が形成されている。同様に、バス40С $_2$ は、コンタクト部28を介して機能ブロック27 $_2$ とコンタクトする。バス40С $_2$ には、バンプなどの突起電極29が形成されている。1本のバス線には2つ

の突起電極が形成されている。

[0039]

ロジックチップ10Dをメモリチップ20Dに重ね合わせると、ロジックチップ10Dの突起電極29は、メモリチップ20Dの対応するパッド24に接続される。これにより、メモリチップ20Dに設けられたバス $30B_1$ 、 $30B_2$ の対応するバス線同士がバス $40C_1$ 、 $40C_2$ を介して互いに接続されるとともに、機能ブロック 27_1 、 27_2 にも接続される。つまり、一方のチップに設けられた複数のバスを、他方のチップに設けられたバスで互いに接続する。

[0040]

図10は、本発明の第5の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10 Eとメモリチップ20Eとを有する。

[0041]

メモリチップ20Eは8つのメモリブロック2 1_1 ~2 1_8 と、対応する8つのI/〇回路2 2_1 ~2 2_8 と、巨大配線で形成されたループ状のバス30Cを有する。各I/〇回路2 2_1 ~2 2_8 はコンタクト部23を介してバス30Cに接続される。また、バス30C上には、ロジックチップ10Eとのコンタクト用パッド24が設けられている。ロジックチップ10Eは、3つの機能ブロック2 7_1 ~2 7_3 と、コンタクト部28と、バンプなどの突起電極29とを具備する

[0042]

ロジックチップ10Eをメモリチップ20CLに重ね合わせることで、突起電極29がパッド24にコンタクトする。これにより、ロジックチップ10Eの機能ブロック $27_1\sim27_3$ はループ状のバス30Cに接続される。

[0043]

バス30Cはループ状なので、バスと回路との接続の自由度が高くなる。また、バス30Cには端がないため信号の反射がなく、高速動作が可能である。

[0044]

図11は、本発明の第5の実施の形態によるマルチチップ半導体装置の変形例を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10Fとメモリチップ20Fとを有する。

[0045]

図11に示す構成が図10に示す構成と相違する点は、ロジックチップ10Fの方がメモリチップ20Fよりも大きいこと、巨大配線で形成されるループ状のバスがロジックチップ10Fに設けられていること(参照番号40Cで示す)、外部とのインタフェース用のパッドがロジックチップ10Fに設けられていること(参照番号49で示す)、及びメモリチップ20Fをロジックチップ10F上に重ね合わせることである。

[0046]

ロジックチップ10Fに設けられたループ状のバス40Cは、コンタクト部4 6を介して機能ブロック27₁~27₃に接続される。また、バス40C上には 、メモリチップ20Fとコンタクトするためのパッド47が設けられている。

[0047]

メモリチップ20Fには、各 I / O回路22₁~22₈とコンタクトするコンタクト部44、及びこれに接続するバンプなどの突起電極45が設けられている。コンタクト部44と突起電極45とは、図6に示すような構成の巨大配線で接続されている。

[0048]

ロジックチップ10 Fのパッド47とメモリチップ20 Fの突起電極45は、メモリチップ20 Fをロジックチップ10 Fに重ね合わせた時にコンタクトするように配置されている。これにより、メモリチップ20 Fのメモリブロック21 1^{-21} 8 は、I / 0 回路21 1^{-21} 8 及び巨大配線で形成されたループ上のバス40 Cを介して互いに接続される。

[0049]

図12は、本発明の第6の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同

一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10Gとメモリチップ20Gとを有する。

[0050]

メモリチップ 20 Gは、巨大配線で形成されるU字状のバス 30 Dを有する。 U字状のバス 30 Dは、バスをループ状に形成できない場合に有効である。バス 30 Dの各バス線は、コンタクト部 23を介して各 I / O回路 22 $_1$ ~ 22 $_8$ に接続されている。各バス線の一端は、I / O回路 22 $_1$ で終端され、他端は I / O回路 22 $_2$ で終端されている。また、各バス線上にはパッド 24 が形成されている。ロジックチップ 10 Gは、3 つの機能ブロック 27 $_1$ ~ 27 $_3$ と、コンタクト部 28 と、バンプなどの突起電極 29 とを具備する。

[0051]

ロジックチップ10Gをメモリチップ20G上に重ね合わせることで、突起電極29がパッド24にコンタクトする。これにより、ロジックチップ10Gの機能ブロック $27_1\sim27_3$ はU字状のバス30Dに接続される。

[0052]

図13は、本発明の第7の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10 Hとメモリチップ20Hとを有する。

[0053]

第7の実施の形態は、第6の実施の形態に対し、ロジックチップ20Iに巨大配線で形成されるバス40Dを設け、ロジックチップ10Hをメモリチップ20Hに重ね合わせた状態で、U字状のバス30Dとバス40Dとが互いに接続され、ループ状のバスが形成されることを特徴とする。このために、バス40の両端にはバンプなどの突起電極29bが構成され、これに対応するバス30D上の位置にパッド24bが形成されている。

[0054]

図14は、本発明の第8の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同

一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10 Iとメモリチップ20Iとを有する。

[0055]

第8の実施の形態は、巨大配線を多層構造にしたことを特徴とする。メモリチップ20Iは、2層構成の巨大配線を有する。第1層目はバス30 B_1 、30 B_2 を構成する巨大配線であり、第2層目はバス30 E_1 、30 E_2 を構成する巨大配線である。図14では、第2層目のバス30 E_1 、30 E_2 を二重線で図示してある。図示する構成では、第1層目と第2層目のバスは直交するように配置されている。第1層目のバス30 B_1 、30 B_2 と第2層目のバス30 E_1 、30 E_2 とはスルーホール(ビアホール)50を介して接続されている。また、第2層目のバス30 E_1 、30 E_2 には、ロジックチップ10Iとの接続用パッド24 cが図示するように設けられている。

[0056]

図15は、第1層目の巨大配線と第2層目の巨大配線との関係を示す断面図である。第1層目の巨大配線38と第2層目の巨大配線51とは、スルーホール50を介して電気的に接続されている。第2層目の巨大配線51は、カバー膜53で覆われている。なお、1層構成の場合、絶縁膜39はカバー膜であったが、図15の例のように多層構造ではポリイミドなどの層間絶縁膜となる。巨大配線51を一部露出させ、ロジックチップ10Iとの電気的接続を形成するためのパッド52とする。このパッド52は、図14に示すパッド24cに相当する。なお、図15に示す第1層目の巨大配線38と第2層目の巨大配線51は平行であり図14と異なるが、図15はあくまで第1層目と第2層目の巨大配線間の多層関係を分り易く図示すために敢えてそのように図示してある。

[0057]

[0058]

本発明の多層構造は上述したような2層構造に限定されず、何層であっても良

٧١°

[0059]

図16は、本発明の第9の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10 Jとメモリチップ20Jとを有する。

[0060]

第9の実施の形態は、巨大配線をチップ内の回路を接続する配線としても用いることを特徴とする。巨大配線58は、ロジックチップ10J内の機能ブロッ27₁と27₃を接続するものである。巨大配線58の両端部は、コンタクト部60により機能ブロッ27₁と27₃に接続されている。

[0061]

巨大配線 54 は、ロジックチップ 10 Jの機能ブロック 27_1 と 27_3 を接続するために、メモリチップ 20 J側に設けられたものである。機能ブロック 27_1 と 27_3 には、コンタクト部 62 とこれに接続するバンプなどの突起電極 62 が設けられている。メモリチップ 20 Jに設けられた巨大配線 54 の両端には、重ね合わせた時に突起電極 61 と接続されるパッド 55 が設けられている。機能ブロック 27_1 と 27_3 は、メモリチップ 20 Jに設けられた巨大配線 54 で電気的に接続される。

[0062]

巨大配線59はロジックチップ10Jに設けられ、メモリチップ20Jの巨大 配線によるバス30の上下にあるパッド状の電極57を電気的に接続するもので ある。電極57は、メモリチップ20Jの回路に接続するコンタクト部56と電 気的に接続されている。コンタクト部56と電極57とは、図5に示す構成と同 様に構成されている。

[0063]

以上の通り、巨大配線はチップ内の回路を接続するためにも利用できる。

[0064]

以上説明した第1から第9の実施の形態におけるメモリチップ20A~20J

のメモリブロックを以下に説明するように構成すると、汎用性の高いシステム L S I が構成できる。

[0065]

図17は、上記の点を考慮したシステムLSIの構成例である。図示するシステムLSIは、フラッシュ(F1ash)などの不揮発性メモリ65、キャッシュメモリなどとして用いられるSRAMなどの高速メモリ66、及びDRAMなどの大容量RAM67を具備する。これらのメモリは、巨大配線で形成されるバス300に接続されている。また、このバス300には、機能ブロック68~70を具備するロジック部200が接続されている。各機能ロジック68~70は、バス300を介して各メモリ65~67に自由にアクセスできる。これにより、数々の用途に対応できるシステムLSIとなる。

[0066]

以下に説明する各実施の形態は、図17に示すシステムLSIを構成するものである。

[0067]

図18は、本発明の第10の実施の形態によるマルチチップ半導体装置を示すである。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図示するマルチチップ半導体装置は、ロジックチップ10 Kとメモリチップ20Kとを有する。

[0068]

メモリチップ20Kは、単一のチップの中に、フラッシュメモリなどの不揮発性メモリ65、SRAMなどの高速メモリ66、DRAMなどの大容量メモリ67の各メモリブロックを形成し、これらを巨大配線で形成されたループ状のバス30D(図17のバス300に相当する)で接続したものである。換言すれば、メモリチップ20Kは、図10に示すメモリチップ20Eのメモリブロックをフラッシュ、SRAM及びDRAMに造り分けたものに相当する。

[0069]

ロジックチップ10Kは、複数の機能ブロック 27_1 ~ 27_3 (それぞれ図17の機能ブロック68~70に対応する)、コンタクト部28及びこれに接続さ

れるバンプなどの突起電極29を具備するもので、図10に示すロジックチップ 10Eに相当する。ロジックチップ10Kは、メモリチップ20K上に搭載される。

[0070]

図19は、本発明の第11の実施の形態によるマルチチップ半導体装置を示す 図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には 同一の参照番号を付す。

[0071]

上述した第10の実施の形態で用いられるメモリチップ20Kは、1つのチップに3種類の異なるメモリを混在させるため、統一したプロセス技術が必要になる。これに対し、図19に示す構成は、3つの異なるメモリを別チップとしたもので、プロセス上の制約なく製造できる。

[0072]

図19に示すように、フラッシュメモリなどの不揮発性メモリチップ65A、SRAMなどの高速メモリチップ66B、DRAMなどの大容量メモリチップ67Aをロジックチップ10L上に搭載する。ロジックチップ10Lは、3つのメモリチップ65A~67Aを合わせたチップ面積よりも広いチップ面積を有する。各メモリチップ65A~67Aは、内部回路とコンタクトするコンタクト部44及びバンプなどの突起電極45を具備する。

[0073]

ロジックチップ10Lは、巨大配線で形成されたループ上のバス40Cを有し、コンタクト部46を介して機能ブロック27₁~27₃に接続されている。各バス線上には、3つのメモリチップ65A、66A及び67Aの突起電極45にコンタクトする47が形成されている。

[0074]

なお、巨大配線によるバス40Cは必ずしもロジックチップ10Lに用意する必要はなく、例えば全部又は一部をメモリチップに形成しても良い。例えば、前述した図13に示す本発明の第7の実施の形態と同様に、メモリチップ67Aに巨大配線によるバスを形成し、ロジックチップ10Lのバスと接続することでル

ープ状のバスを形成することとしても良い。

[0075]

図20は、本発明の第12の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図20に示すマルチチップ半導体装置は、フラッシュメモリなどの不揮発性メモリチップ65B、SRAMなどの高速メモリチップ66B、及びDRAM等の大容量メモリ67B、及びロジックチップ10Mを具備する。ロジックチップ10Mのチップ面積は、3つのメモリチップ65B、65B、67Bを合わせたチップ面積よりも狭い。

[0076]

ロジックチップ10Mは、巨大配線によるループ状のバス40Cを有する。 3 つのメモリチップ65B~67Bを図示するように配置し、その上にロジックチップ10Mを載せる。これにより、各メモリチップ65B~67Bの突起電極46がバス40C上のパッド47に接続し、これらのチップとバス40Cとが電気的に接続される。各メモリチップ65B~67Bは、バンプなどの突起電極71、外部接続用のバッド73、及び突起電極71と外部接続用パッド73とを接続する巨大配線72を具備する。ロジックチップ10Mは内部回路に接続されるコンタクト部69と、これに接続されるパッド70とを具備する。ロジックチップ10Mをメモリチップ65B~67Bに搭載すると、パッド70が対応するメモリチップ65B~67Bの突起電極71に接続する。これにより、ロジックチップ10Mを介した外部とのインタフェースがメモリチップ65B~67Bを介して実現できる。

[0077]

図21は、メモリチップ65B~67B上にロジックチップ10Mと搭載した状態のマルチチップ半導体装置の斜視図である。メモリチップ65B~67Bは、パッケージのステージ上に搭載されている。つまり、紙面はパッケージのステージに相当する。ボンディングワイヤ76を用いて、メモリチップ65B~67Bの外部接続用パッド71とパッケージのステージ上に形成された電極75とが電気的に接続される。メモリチップ65B~67B及びロジックチップ10Mは

、図示を省略する樹脂で覆われる。

[0078]

図22は、本発明の第13の実施の形態によるマルチチップ半導体装置を示す 図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には 同一の参照番号を付す。図22に示すマルチチップ半導体装置は、フラッシュメ モリなどの不揮発性メモリチップ65C、SRAMなどの高速メモリチップ66 C、及びDRAM等の大容量メモリ67C、及びロジックチップ10Nを具備す る。

[0079]

図22に示す構成は、図20に示す構成の変形例に相当するもので、メモリチップ67Cに巨大配線で形成されるループ状のメインのバス30Eを設け、その他のメモリチップ65C、66Cに支線のバス30E $_1$ 、30E $_2$ をそれぞれ設け、更にロジックチップ10Nに支線となる2組のバス40D $_1$ 、40D $_2$ を設けたものである。

[0080]

メモリチップ67Cは、バス30Eと内部回路とを電気的に接続するコンタクト部23、及びバス30E上に設けられたパッド24とを有する。メモリチップ65Cは、バス30E $_1$ と内部回路とを電気的に接続するコンタクト部28、及びバス30E $_1$ 上に設けられたバンプなどの突起電極29を有する。バス30E $_1$ は、屈曲したパターンを有する。同様に、メモリチップ66Cは、バス30E $_2$ と内部回路とを電気的に接続するコンタクト部28、及びバス30E $_2$ 上に設けられたバンプなどの突起電極29を有する。バス30E $_2$ は、屈曲したパターンを有する。ロジックチップ10Nは、バス40D $_1$ 、40D $_2$ と内部回路とを電気的に接続するコンタクト部28、及びバス40D $_1$ 、40D $_2$ 上に設けられたバンプなどの突起電極29を有する。また、ロジックチップ10Nは、外部接続用のパッド77を有する。

[0081]

メモリチップ67Cを図示するようにして他のチップ65C、66C、10N上に重ねると、チップ65C、66C、10Nの突起電極29がメモリチップ6

7 Cのパッド24にコンタクトする。これにより、メインのバス30Eに支線のバス30E $_1$ 、30E $_2$ 、40D $_1$ 、40D $_2$ が接続される。

[0082]

なお、上記説明では便宜上、メモリチップ65C、66C、67Cをそれぞれ 不揮発性メモリチップ、高速メモリチップ及び大容量メモリチップとしたが、本 実施の形態はこの組み合わせに限定されない。例えば、メモリチップ67Cが高 速メモリチップであっても良い。また、ロジックチップ10Nをメモリチップと し、65C~67Cのいずれか一つをロジックチップとしても良い。

[0083]

図23は、本発明の第14の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図23に示すマルチチップ半導体装置は、4つのチップ80 $_1$ ~80 $_4$ を具備し、チップ80 $_1$ と80 $_2$ を長手方向の辺が向かい合うように並べ、その上にチップ80 $_3$ と80 $_4$ を載せる構成である。このように組み立てた状態で、巨大配線で形成されるループ状のバス81が形成される。

[0084]

チップ80 $_1$ と80 $_2$ はそれぞれ、巨大配線で形成されるバス8 $_1$ 、8 $_1$ 2、内部回路とバスとを電気的に接続するコンタクト部23、バス上に形成されたパッド24、及び外部接続用のパッド77を具備する。チップ80 $_3$ と80 $_4$ はそれぞれ、巨大配線で形成されるバス8 $_1$ 3、8 $_1$ 4、内部回路とバスとを電気的に接続するコンタクト部28、及びバス上に形成されたバンプなどの突起電極29を具備する。

[0085]

チップ 80_3 と 80_4 をチップ 80_1 と 80_2 に載せることで突起電極28とパッド23とがコンタクトし(図中、黒丸で示す)、ループ状のバス81が形成される。

[0086]

図 24 は、図 23 に示すマルチチップ半導体装置の斜視図である。チップ 80 1 \sim 80 $_4$ は、パッケージのステージ上に搭載されている。つまり、紙面はパッ

ケージのステージに相当する。ボンディングワイヤ76を用いて、チップ80 $_1$ ~80 $_4$ の外部接続用パッド71とパッケージのステージ上に形成された電極75とが電気的に接続される。´チップ80 $_1$ ~80 $_4$ は、図示を省略する樹脂で覆われる。

[0087]

図 2 5 は、本発明の第 1 5 の実施の形態によるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に同一又は同一性のある構成要素には同一の参照番号を付す。図 2 5 に示すマルチチップ半導体装置は、3 つのチップ 8 5 $_1$ ~ 8 5 $_4$ を具備し、チップ 8 5 $_1$ と 8 5 $_2$ を長手方向の辺が向かい合うように並べ、その上にチップ 8 5 $_3$ を載せる構成である。

[0088]

チップ85 $_1$ と85 $_2$ はそれぞれ、巨大配線で形成されるバス86 $_1$ 、86 $_2$ 、内部回路とバスとを電気的に接続するコンタクト部23、バス上に形成されたパッド24、及び外部接続用のパッド77を具備する。チップ85 $_3$ は、巨大配線で形成されるバス86 $_3$ 、内部回路とバスとを電気的に接続するコンタクト部28、及びバス上に形成されたバンプなどの突起電極29を具備する。

[0089]

図25に示すようにしてチップ85 $_3$ をチップ85 $_1$ と85 $_2$ に載せることで 突起電極28とパッド23とがコンタクトし(図中、黒丸で示す)、バス86 $_1$ 、86 $_2$ とバス86 $_3$ とが電気的に接続される。

[0090]

図26は、システムLSIとして汎用性の高い別の(図17とは異なる)構成のマルチチップ半導体装置を示すブロック図である。図示するマルチチップ半導体装置は、フラッシュメモリなどの不揮発性メモリ65、DRAMなどの大容量メモリ67、画像データを格納するフレームメモリ91、巨大配線で形成されるバス300A、及びロジックチップ68を具備する。

[0091]

ロジックチップ68は、フレームメモリ91に格納された画像データに所定の画像処理を施し、処理で得られたデータをメモリチップ65、67に送る。実際

の処理では、フレームメモリ91からデータを読出しつつ、画像処理したデータをメモリチップ65、67へ送出する。従って、図17に示すシステム構成ではバス300が各チップに共通に設けられているため、上記並列処理を効率的に行うことは難しい。

[0092]

図26はこの点を考慮したもので、フレームメモリ91をバス300Aに接続 せず、バス92を用いてロジックチップ68に直接接続する構成である。バス9 2も巨大配線で構成することが好ましい。

[0093]

図27は、図26に示すシステム構成を有する本発明の第16の実施の形態に よるマルチチップ半導体装置を示す図である。図中、前述した構成要素と完全に 同一又は同一性のある構成要素には同一の参照番号を付す。

[0094]

不揮発性メモリチップ65D、大容量メモリチップ67D及びフレームメモリ91を図示するように配置し、その上にロジックチップ68Dを載せる。不揮発性メモリチップ65D、大容量メモリチップ67D及びフレームメモリ91はそれぞれ、内部回路とコンタクトするコンタクト部93、外部接続用のパッド94及びコンタクト部93と外部接続用パッド94とを接続する巨大配線88とを有する。また、不揮発性メモリチップ65D、大容量メモリチップ67D及びフレームメモリ91はそれぞれ、内部回路とコンタクトするコンタクト部95、及びこれに接続するバンプなどの突起電極96を具備する。コンタクト部95と突起電極96とは、巨大配線で接続されている。突起電極96は、ロジックチップ68Dとの電気的接続を形成するためのものである。

[0095]

ロジックチップ68Dは、巨大配線で形成される2組のバス40E、40E 1 、内部回路とコンタクトするコンタクト部97、及び巨大配線を介してコンタクト部97に接続されるパッド98とを具備する。バス40Eはコンタクト部10 3 を介して内部回路に接続する。また、バス40Eの両端には、対応するチップとの接続用パッド104が設けられている。バス40E 1 の一端には内部回路と

接続するコンタクト部101が設けられ、他端には対応するチップとの接続用パッド102が設けられている。

[0096]

ロジックチップ68Dをメモリチップ65D、67D及び91上に図示するように載せる。この組み立て状態において、ロジックチップ68Dのパッド104がメモリチップ65D及び67Dの突起電極96にコンタクトし、ロジックチップ68Dとメモリチップ65D、67Dがバス40E(第1の配線系統)を介して接続される。また、ロジックチップ68Dのパッド102はフレームメモリ91の突起電極96とコンタクトし、ロジックチップ68Dとフレームメモリ91とがバス40E $_1$ (第2の配線系統)を介して接続される。つまり、図27に示すマルチチップ半導体装置は図26に示すシステム構成を具備する。

[0097]

以上説明した各実施の形態では、組み合わされる各チップのバスは巨大配線で 形成されていたが、一部のチップのみに巨大配線を用い、残りのチップは通常の バスを用いた構成であっても良い。この例を図28に示す。

[0098]

図28に示すマルチチップ半導体装置は、ロジックチップ10Qとメモリチップ20Qとを有する。メモリチップ20Qは、メモリブロックを互いに接続する巨大配線で形成されたバス30Qを具備する。他方、ロジックチップ10Qは通常のチップ構成であり、バス103に機能ブロックが接続され、外部との接続は I/O回路102を介して行われる。メモリチップ20Qとロジックチップ10Qとの接続は、ロジックチップ102のI/O回路102をメモリチップ20Qのバス30Qに接続させることでなされる。

[0099]

図28に示す構成は、複数のチップが巨大配線で形成されるバスを共有する構成に比べ、遅延時間の短縮や消費電力の削減の効果は小さいものとなるが、図2に示す構成に比べれば効果は大である。

[0100]

以上、本発明の実施の形態を説明した。本発明は、上述した実施の形態に限定

されない。

[0101]

例えば、上述した実施の形態では、ロジックチップがメモリチップより大きい 場合や、メモリチップがロジックチップより大きい場合があったが、どちらが大 きくても本発明に含まれる。

[0102]

上述した実施の形態では、ロジックチップで外部とのインタフェースを取る構成であったが、メモリで外部とのインタフェースを取る構成であっても良い。また、メモリチップとロジックチップを混載する構成であったが、メモリチップ同士を混載しても良い。更に、ロジックチップやメモリチップ以外のチップを用いた構成も本発明に含まれる。

[0103]

上述した実施の形態では、重ね合わせたチップ間の接続は突起電極とパッドであったが、突起電極とバンプをどちらのチップに設けても良い。また、パッドに代えてバンプなどの突起電極を用い、突起電極同士を接続するようにしても良い。また、突起電極はバンプに限定されるものではなく、他の構成の突起電極を用いても良い。更に、突起電極に限らず、他の構成の電極を用いても良い。

[0104]

上述した実施の形態では、ボンディングワイヤを用いて外部接続用端子から他 の端子への引き出しを行っているが、TABやバンプなど他の引き出し手段を用 いても良い。

[0105]

上述した実施の形態では、チップを覆う樹脂をいちいち図示していないが、マルチチップ半導体装置を構成する各チップを樹脂で覆うことは本発明の範囲内である。

(付記)

以上説明した本発明の要旨は次の通りである。

[0106]

(付記1) 半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電

線を有する半導体装置であって、

前記導電線は、前記配線層に設けられた複数の第1の電極と、前記導電線上に設けられた外部接続用の少なくとも1つの第2の電極を互いに接続する半導体装置。

[0107]

(付記2) 半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有する半導体装置であって、

前記導電線は、前記配線層に設けられた少なくとも1つの第1の電極と、前記導電線上に設けられた外部接続用の複数の第2の電極を互いに接続する半導体装置。

[0108]

(付記3) 半導体基板上に形成された配線層を覆う絶縁層上に設けられた複数 の導電線を有する半導体装置であって、

該半導体装置は、前記各導電線が前記配線層に設けられた複数の第1の電極と 前記各導電線上に設けられた外部接続用の少なくとも1つの第2の電極とを互い に接続する第1の構成と、前記配線層に設けられた少なくとも1つの第1の電極 と前記各導電線上に設けられた外部接続用の複数の第2の電極とを互いに接続す る第2の構成の少なくとも一方を具備し、

当該半導体装置と他の半導体装置とを重ね合わせた場合に、前記第2の電極が 前記他の半導体装置の対応する電極に接続することで、前記複数の導電線の少な くとも一部は互いに接続されるように、前記第2の電極が配置されている半導体 装置。

[0109]

(付記4)付記1ないし3の何れか一項記載の半導体装置において、前記導電線はループ状の導電線を含む半導体装置。

[0110]

(付記5)付記1ないし3の何れか一項記載の半導体装置において、当該半導体装置と他の半導体装置とを重ね合わせた場合に、当該半導体装置の第2の電極が前記他の半導体装置の対応する電極に接続することで前記導電線がループを構

成するように、前記複数の第2の電極が配置されている半導体装置。

[0111]

(付記6) 半導体基板上に形成された配線層を覆う絶縁層上に設けられた複数 の導電線を有する半導体装置であって、

前記複数の導電線はそれぞれ、前記配線層に設けられた第1の電極と外部接続 用の第2の電極とを接続し、当該半導体装置と他の半導体装置とを重ね合わせた 場合に、当該半導体装置の第2の電極が前記他の半導体装置の対応する電極に接 続することで前記導電線が互いに接続されるように、前記第2の電極が配置され ている半導体装置。

[0112]

(付記7)複数のチップを具備し、このうちの少なくとも1つのチップは半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有し、

更に、前記少なくとも1つのチップは、前記導電線が前記配線層に設けられた 複数の第1の電極と前記導電線上に設けられた外部接続用の少なくとも1つの第 2の電極とを互いに接続する第1の構成と、前記配線層に設けられた少なくとも 1つの第1の電極と前記導電線上に設けられた外部接続用の複数の第2の電極と を互いに接続する第2の構成の少なくとも一方を具備する半導体装置。

[0113]

(付記8)第1及び第2のチップを具備し、

第1のチップは、第1の半導体基板上に形成された第1の配線層を覆う第1の 絶縁層上に設けられた第1の導電線を有し、更に前記第1の導電線が前記第1の 配線層に設けられた複数の第1の電極と前記第1の導電線上に設けられた外部接 続用の少なくとも1つの第2の電極とを互いに接続する第1の構成と、前記第1 の配線層に設けられた少なくとも1つの第1の電極と前記第1の導電線上に設け られた外部接続用の複数の第2の電極とを互いに接続する第2の構成の少なくと も一方を具備し、

第2のチップは第2の半導体基板上に形成された第2の配線層を覆う第2の絶縁層上に設けられた第2の導電線を有し、更に、前記複数の第2の導電線は前記第2の配線層内の第3の電極と外部接続用の第4の電極とを接続し、

前記第1及び第2のチップを重ね合わせた場合に、前記第4の電極が前記第2 の電極に接続する半導体装置。

[0114]

(付記9) 第1及び第2のチップを具備し、

該第1のチップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有し、各導電線は前記配線層に設けられた第1の電極とこの上に設けられた外部接続用の第2の電極とを接続し、

第2のチップは、第1のチップと重ね合わせた場合に、前記第2の電極に接続 して前記複数の導電線を互いに接続する複数の第3の電極を具備する半導体装置

[0115]

(付記10) 第1及び第2のチップを具備し、

該第1のチップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた複数の導電線を有し、各導電線は前記配線層に設けられた第1の電極とこの上に設けられた外部接続用の複数の第2の電極とを接続し、

前記第2のチップは、前記第1のチップと重ね合わされた場合に、前記第2の 電極に接続して前記複数の導電線の各々をループ状にする複数の第3の電極を具 備する半導体装置。

[0116]

(付記11) 半導体基板上に形成された配線層を覆う第1の絶縁層上に設けられ、前記配線層に設けられた第1の電極と前記第1の絶縁層に形成されたコンタクトホール内に設けられた第2の電極を接続する第1の導電線と、

該導電線上に設けられた第2の絶縁層上に設けられ、前記第2の電極と前記第 1の絶縁層に形成されたコンタクトホール内に設けられた第3の電極を接続する 第2の導電線と

を有する半導体装置。

[0117]

(付記12)複数のチップを具備し、

各チップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた導

電線を有し、該導電線は前記配線層内の第1の電極とこの上に設けられた外部接続用の複数の第2の電極とを接続し、

前記複数のチップを重ね合わせた場合に、前記複数の第2の電極同士が接続し 、各チップの導電線は互いに接続されてループを構成する半導体装置。

[0118]

(付記13)複数のチップを具備し、

各チップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有し、該導電線は前記配線層内の第1の電極とこの上に設けられた外部接続用の複数の第2の電極とを接続し、

前記複数のチップを重ね合わせた場合に、前記複数の第2の電極同士が接続し 、各チップの導電線が複数の配線系統を構成する半導体装置。

[0119]

(付記14)前記導電線は、バスを構成する付記1ないし14のいずれか一つ に記載の半導体装置。

[0120]

(付記15)前記導電線は、半導体装置又はチップに形成された複数のブロックを互いに接続する配線である付記1ないし14のいずれか一つに記載の半導体装置。

[0121]

(付記16)前記半導体装置は外部接続用の電極を有し、該外部接続用の電極は、他の半導体装置と重なり合わない前記半導体基板上の領域に設けられている付記1ないし15のいずれか一つに記載の半導体装置。

[0122]

(付記17) 第1及び第2のチップを有し、

第1のチップは内部回路に接続される複数の電極を有し、

第2のチップは、半導体基板上に形成された配線層を覆う絶縁層上に設けられた導電線を有し、該導電線は前記配線層に設けられた第1の電極と、前記導電線上に設けられた外部接続用の複数の第2の電極とを互いに接続し、

第1及び第2のチップを重ね合わせた状態で、前記複数の第2の電極が前記第

1のチップの複数の電極に接続して、当該第1のチップの複数の電極が電気的に 接続される半導体装置。

[0123]

(付記18) 前記複数の半導体装置又は複数のチップは、メモリチップとロジ ックチップとを含むことを特徴とする付記7~10、12、13のいずれか一つ に記載の半導体装置。

[0124]

【発明の効果】

以上説明したように、本発明によれば、半導体基板上に形成された配線層を覆 う絶縁層上に設けられた導電線、いわゆる巨大配線が複数の第1の電極又は第2 の電極を互いに接続するので遅延時間が短くかつ消費電力が少ない半導体装置を 提供することができる。

【図面の簡単な説明】

【図1】

従来のロジック・メモリ混載パッケージの構成例を示す図である。

【図2】

従来のロジック・メモリ混載マルチチップパッケージの内部構成を示すブロッ ク図である。

【図3】

本発明の原理を説明するブロック図である。

【図4】

本発明の第1の実施の形態によるマルチチップ半導体装置を示す図である。

【図5】

図4に示すメモリチップ20AのIで示す部分の断面図である。

【図6】

図4に示すメモリチップ20AのIIで示す部分の断面図である。

【図7】

本発明の第2の実施の形態によるマルチチップ半導体装置を示す図である。

【図8】

本発明の第3の実施の形態によるマルチチップ半導体装置を示す図である。 【図9】

本発明の第4の実施の形態によるマルチチップ半導体装置を示す図である。

【図10】

本発明の第5の実施の形態によるマルチチップ半導体装置を示す図である。

【図11】

本発明の第5の実施の形態によるマルチチップ半導体装置の変形例を示す図で ある。

【図12】

本発明の第6の実施の形態によるマルチチップ半導体装置を示す図である。

【図13】

本発明の第7の実施の形態によるマルチチップ半導体装置を示す図である。

【図14】

本発明の第8の実施の形態によるマルチチップ半導体装置を示す図である。

【図15】

図14に示す第1層目の巨大配線と第2層目の巨大配線との関係を示す断面図 である。

【図16】

本発明の第9の実施の形態によるマルチチップ半導体装置を示す図である。

【図17】

システムLSIの構成例を示す図である。

【図18】

本発明の第10の実施の形態によるマルチチップ半導体装置を示すである。

【図19】

本発明の第11の実施の形態によるマルチチップ半導体装置を示す図である。

【図20】

本発明の第12の実施の形態によるマルチチップ半導体装置を示す図である。

【図21】

図20に示すマルチチップ半導体装置の斜視図である。

【図22】

本発明の第13の実施の形態によるマルチチップ半導体装置を示す図である。 【図23】

本発明の第14の実施の形態によるマルチチップ半導体装置を示す図である。 【図24】

図23に示すマルチチップ半導体装置の斜視図である。

【図25】

本発明の第15の実施の形態によるマルチチップ半導体装置を示す図である。 【図26】

システムLSIの別の構成例を示すブロック図である。

【図27】

本発明の第16の実施の形態によるマルチチップ半導体装置を示す図である。 【図28】

図3に示す構成の変形例を示すブロック図である。

【符合の説明】


- 10、10A…ロジックチップ
- 20、20A…メモリチップ
- 22₁~22₄…I/O回路
- 23…コンタクト部
- 24…パッド
- 25…パッド
- 26…外部接続用パッド
- 271~273…機能ブロック
- 28…コンタクト部
- 29…突起電極
- 30、30A…巨大配線
- 31…コンタクト部
- 32…突起電極

【書類名】

図面


【図1】

従来のロジック・メモリ混載パッケージの構成例を示す図




【図2】

従来のロジック・メモリ混載マルチチップパッケージの内部構成 を示すプロック図




【図3】


本発明の原理を説明するプロック図




【図4】 本発明の第1の実施の形態によるマルチチップ半導体装置を示す図




【図 5】 図4に示すメモリチップ20AのIで示す部分の断面図




【図 6】 図4に示すメモリチップ20AのIIで示す部分の断面図




【図7】 本発明の第2の実施の形態によるマルチチップ半導体装置を示す図




【図 8 】 本発明の第3の実施の形態によるマルチチップ半導体装置を示す図



【図9】 本発明の第4の実施の形態によるマルチチップ半導体装置を示す図




【図10】 本発明の第5の実施の形態によるマルチチップ半導体装置を示す図




【図11】


本発明の第5の実施の形態によるマルチチップ半導体装置 の変形例を示す図




【図12】 本発明の第6の実施の形態によるマルチチップ半導体装置を示す図



【図13】 本発明の第7の実施の形態によるマルチチップ半導体装置を示す図




【図14】 本発明の第8の実施の形態によるマルチチップ半導体装置を示す図




【図15】

図14に示す第1層目の巨大配線と第2層目の巨大配線との関係 を示す断面図




【図 1 6 】 本発明の第9の実施の形態によるマルチチップ半導体装置を示す図




【図17]


システムLSIの構成例を示す図




【図18】 本発明の第10の実施の形態によるマルチチップ半導体装置を示す図




【図19】 本発明の第11の実施の形態によるマルチチップ半導体装置を示す図




【図20】 本発明の第12の実施の形態によるマルチチップ半導体装置を示す図




【図21】 図20に示すマルチチップ半導体装置の斜視図




【図22】 本発明の第13の実施の形態によるマルチチップ半導体装置を示す図



【図23】 本発明の第14の実施の形態によるマルチチップ半導体装置を示す図




【図24】 図23に示すマルチチップ半導体装置の斜視図




【図25】


本発明の第15の実施の形態によるマルチチップ半導体装置を示す図




【図26】 システムLSIの別の構成例を示すブロック図



【図27】 本発明の第16の実施の形態によるマルチチップ半導体装置を示す図



【図28】 図3に示す構成の変形例を示すブロック図



【書類名】

要約書

【要約】

【課題】 遅延時間が短くかつ消費電力が少ない半導体装置を提供する。

【解決手段】 半導体基板上に形成された配線層を覆う絶縁層上に設けた導電線 (30)を有する半導体装置であって、前記導電線は、前記配線層に設けられた 複数の第1の電極 (23)と、前記導電線上に設けられた外部接続用の少なくと も1つの第2の電極 (24)を互いに接続する構成、又は前記導電線は、前記配線層に設けられた少なくとも1つの第1の電極と、前記導電線上に設けられた外部接続用の複数の第2の電極を互いに接続する構成の半導体装置。

【選択図】

図4

出願人履歴情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社